• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989000732A1
    申请号:PCT/DE1988/000415
    申请日:1988-07-14
    公开日:1989-01-26
    发明作者:Gerhard Hinsken；Helmut SÜLZLE
    申请人:Siemens Aktiengesellschaft；
    IPC主号:G06F15-00
    专利说明:
    [0001] Datenverarbeitungsanlage mit zwei getrennten Bussystemen
    [0002] Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage, bei der ein Befehlsspeicher und ein Datenspeicher über einen externen Adreßbus und über einen externen Datenbus mit einem Mikroprozessor verbunden sind, wobei der Mikroprozessor eine Ablaufsteuerung und eine Ausführungseinheit, sowie zwei interne Bussysteme beinhaltet und wobei jedes der beiden internen Bus¬ systeme einen Adreßbus und einen Datenbus aufweist.
    [0003] Handelsübliche Datenverarbeitungsanlagen sind mit Mikroprozesso- ren ausgestattet, die jeweils über eine relativ schnelle Verar¬ beitungseinheit verfügen. Bedingt durch das bei diesen Datenver¬ arbeitungsanlagen verwendete Bussystem aus nur einem Adreßbus und nur einem Befehlsbus läßt sich jedoch die potentiell mög¬ liche Verarbeitungsgeschwindigkeit nicht erreichen. Bei diesen Datenverarbeitungsanlagen wird nämlich über den Adreßbus sowohl der Befehlsspeicher als auch der Datenspeicher adressiert, und über den Datenbus des Bussystems werden sowohl die Befehlscodes als auch die Daten übermittelt. Dies stellt eine Leistungsbe¬ schränkung insofern dar, als der Mikroprozessor keine Daten ein- lesen kann, wenn gerade ein Befehlscode über den Datenbus über¬ tragen wird und umgekehrt. Für die Adressierung der Speicher über den Adreßbus gilt entsprechend, daß jeweils nur ein Speiche: adressiert werden kann.
    [0004] Die genannten Mikroprozessoren verfügen intern bereits über je¬ weils zwei Daten- und Adreßbusse und über einen integrierten Da¬ ten- und Befehls-Pufferspeicher, die jeweils mit einem internen Adreß- und mit einem internen Datenbus verbunden sind. Dadurch kann die Verarbeituπgseinheit zeitlich unabhängig auf Daten und auf Befehle die im jeweiligen Pufferspeicher abgelegt sind, zu¬ greifen. Der Aufbau eines solchen Mikroprozessors ist beispiels¬ weise in der Zeitschrift "Electronic Design" vom 8. Januar 1987, Seite 131, beschrieben. Da aber die beiden internen Adreßbusse sowie die beiden internen Datenbusse jeweils zu einem externen Datenbus bzw. einem externen Adreßbus zusammengeführt werden, bleibt das erwähnte leistungsbeschränkende Moment des Mikropro- zessors bestehen, wenn die Pufferspeicher über das externe Bus¬ system gefüllt werden müssen.
    [0005] Aufgabe der Erfindung ist es, eine Datenverarbeitungsanlage der eingangs genannten Art so auszugestalten, daß die potentielle Leistung des Mikroprozessors möglichst weitgehend ausgenutzt werden kann, um die Verarbeitungsgeschwindigkeit der gesamten Anlage zu optimieren.
    [0006] Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß für die Ablaufsteuerung sowie für die Ausführungseinheit jeweils ein internes Bussystem der beiden internen Bussysteme vorgesehen ist, daß durch die Ablaufsteuerung über den Adreßbus des ersten inter¬ nen Bussystems ein externer Befehlszählerbus gespeist wird, wo¬ durch der Befehlsspeicher direkt adressierbar ist, daß die Be- fehlscodes des Befehlsspeichers über einen externen Befehlscode¬ bus und über den Datenbus des ersten internen Bussystems direkt in die Ablaufsteuerung einlesbar sind, daß durch die Ausführuπgs- einheit über den Adreßbus des zweiten internen Bussystems ein externer Adreßzählerbus gespeist wird, wodurch der Datenspeicher direkt adressierbar ist und daß die Daten des Datenspeichers über einen externen Datenbus und über den Datenbus des zweiten internen Bussystems direkt in die Ausführungseinheit eiπlesbar sind. Durch diese beiden Bussysteme, die bis in die Ausführungs¬ einheit und in die Ablaufsteuerung des Mikroprozessors hinein vollständig getrennt sind, können Daten und Befehle völlig un¬ abhängig voneinander adressiert und eingelesen werden.
    [0007] Zwei Ausbildungen der Erfindung sind dadurch gekennzeichnet, daß entweder zwischen dem externen Datenbus und dem externen Be- fehlscodebus eine Busschnittstelle vorgesehen ist, die durch die Ablaufsteuerung steuerbar ist, oder daß zwischen dem ersten internen Datenbus und dem zweiten internen Datenbus eine Bus- schnittsteile vorgesehen ist die durch die Ablaufsteuerung steuerbar ist.
    [0008] Durch eine solche Busschnittstelle, die bidirektional ausge- führt sein kann, ist es möglich, bei Bedarf eine elektrische Verbindung zwischen den internen Datenbussen bzw. zwischen dem externen Befehlscodebus und dem externen Datenbus herzustellen. Eine solche Verbindung kann beispielsweise dann von Vorteil sein, wenn durch die Ausführungseinheit ein Befehl generiert wird, der zur weiteren Verarbeitung wieder in die Ablaufsteue¬ rung eingelesen werden soll.
    [0009] Ausführungsbeispiele der Erfindung sind in der Zeichnung darge¬ stellt und werden im folgenden näher erläutert. Dabei zeigen:
    [0010] FIG 1 als bester Weg zur Ausführung der Erfindung das Block¬ schaltbild einer ersten Datenverarbeitungsanlage und
    [0011] FIG 2 das Blockschaltbild einer zweiten Datenverarbeitungsanlage mit einem speziellen bidirektionalen Bustreiber.
    [0012] Die Darstellung gemäß FIG 1 zeigt das Blockschaltbild einer Datenverarbeitungsanlage. Diese besteht aus einem Befehlsspei¬ cher BS, einem Datenspeicher DS und einem Mikroprozessor CPU (stark gestrichelt gezeichnet). Der Befehlsspeicher BS ist über einen Befehlszählerbus BZB und über einen Befehlscodebus BCB mit dem Mikroprozessor CPU verbunden. Der Datenspeicher DS ist über einen Adreßbus AB und über einen Datenbus DB mit dem Mikro¬ prozessor CPU verbunden. Der Mikroprozessor CPU beinhaltet eine Ablaufsteuerung AS (gestrichelt gezeichnet), eine Ausführungs- einheit AE sowie zwei interne Bussysteme ABI, DBl, AB2, DB2, die jeweils aus einem Adreßbus ABI bzw. AB2 und jeweils aus einem Datenbus DBl bzw. DB2 bestehen. Die Ablaufsteuerung AS wiederum beinhaltet einen Mikroprogrammspeicher MP und ein Befehlsrechen¬ werk BR. Die Ausführungseinheit AE beinhaltet ein Adreßrechen- werk AR. Die Ablaufsteuerung AS ist über den Datenbus DBl mit dem externen Befehlscodebus BCB verbunden, das Befehlsrechenwerk BR innerhalb der Ablaufsteuerung AS ist über den Adreßbus ABI mit den Anschlüssen des externen Befehlszählerbusses BZB verbun¬ den. Der interne Datenbus DB2 verbindet die Ausführungseinheit AE mit dem externen Datenbus DB, der interne Adreßbus AB2 ver¬ bindet das Adreßrechenwerk AR innerhalb der Ausführungseinheit AE mit dem externen Adreßbus AB. Der Mikroprogrammspeicher MP innerhalb der Ablaufsteuerung AS steuert über einen Mikropro¬ grammbus MPB die Ausführungseinheit AE mit dem Adreßrechenwerk AR. Auch das Befehlsrechenwerk BR innerhalb der Ablaufsteuerung AS wird über ein Leistungssystem LT durch den Mikrσprogramm- Speicher MP gesteuert. Zur Realisierung von bedingten Sprüngen ist das Befehlsrechenwerk BR über eine Leitung SB mit der Aus¬ führungseinheit AE verbunden. Zur Kennzeichnung der Datenfluß- richtung sind die verschiedenen Busse mit Pfeilen versehen.
    [0013] Auf eine Darstellung weiterer Einzelheiten des Mikroprozessors CPU wurde der Übersichtlichkeit halber verzichtet, da dies für das Verständnis der Erfindung nicht erforderlich ist. Der exter¬ ne Datenbus sowie der externe Befehlszählerbus sind deshalb auch nach beiden Seiten offen gelassen, um anzudeuten, daß an diese Busse noch weitere Elemente, entsprechend den Erforder¬ nissen der Datenverarbeitungsanlage, angeschlossen werden können. So könnten z.B. am Befehlscodebus BCB noch weitere Speicher¬ medien angeschlossen sein, am Datenbus DB könnten beispielswei¬ se Elemente angeschlossen sein, die es der Datenverarbeitungs- anläge ermöglichen, mit peripheren Einheiten zu kommunizieren.
    [0014] Für die Betrachtung der Arbeitsweise der Datenverarbeitungs¬ anlage wird angenommen, daß im Befehlsspeicher BS ein komplettes Datenverarbeitungsprogramm abgelegt ist. Im Datenspeicher DS seien sämtliche Daten verfügbar, die zur Bearbeitung des Daten¬ verarbeitungsprogramms notwendig sind.
    [0015] Durch die räumliche Trennung der Bussysteme (der Befehlscodebus BCB der elektrisch mit dem ersten internen Datenbus DBl verbun- den ist, ist räumlich getrennt von externen Datenbus DB der elektrisch mit dem zweiten internen Datenbus DB2 verbunden ist; der Befehlszählerbus BZB der elektrisch mit dem ersten internen Adreßbus ABI verbunden ist, ist räumlich getrennt vom externen
    [0016] Adreßbus AB der elektrisch mit dem zweiten internen Adreßbus verbunden ist) ist der Mikroprozessor CPU in der Lage, zeitlich unabhängig den Befehlsspeicher BS sowie den Datenspeicher DS zu adressieren. Zur Befehlsausführung wird das Mikroprogramm des Mikroprogrammspeichers MP das Befehlsrechenwerk BR entsprechend steuern, so daß das Befehlsrechenwerk BR über den Adreßbus ABI und über den Befehlszählerbus BZB einen entsprechenden Speicher¬ platz im Befehlsspeicher BS adressiert, worauf der Befehlscode, den dieser Speicherplatz beinhaltet, über den Befehlscodebus BCB und über den Datenbus DBl direkt in die Ablaufsteuerung AS ein¬ gelesen werden kann.
    [0017] Innerhalb der Ablaufsteuerung AS bewirkt dieser Befehl, daß das Mikroprogramm über den Mikroprogrammbus MPB die Ausführungsein¬ heit AE steuert, so daß die Ausführungseiπheit AE die entspreche den logischen Verknüpfungen und/oder Datentransferoperationen, die dieser Befehl beinhaltet, ausführen kann. Während dieser Zeit, in der die Ausführungseinheit AE mikroprogrammgesteuert arbeitet, ist das Bussystem (Befehlszählerbus BZB, erster in¬ terner Adreßbus ABI, Befehlscodebus BCB, erster interner Daten¬ bus DBl), das den Befehlsspeicher BS mit der Ablaufsteuerung AS des Mikroprozessors CPU verbindet, ungenützt und zwar auch dann, wenn der Befehl, der gerade abgearbeitet wird, eine oder mehrere Datentransferoperationen beinhaltet, da diese ja über das Bussystem (externer Adreßbus Ab, zweiter interner Adreßbus AB2, externer Datenbus DB, zweiter interner Datenbus DB2), welches den Datenspeicher DS mit der Ausführungseinheit AE verbindet, abgewickelt werden. Deswegen kann bereits, noch während der aktuelle Befehl abgearbeitet wird, das Befehlsrechen¬ werk den nächsten Befehl adressieren und diesen für die Ab¬ laufsteuerung über den Befehlscodebus BCB und den Datenbus DBl bereitstellen. Ebenso kann über das Adreßrechenwerk AR inner¬ halb der Ausführungseinheit AE sofort die jeweils nächste Adresse errechnet und adressiert werden, da der zweite interne Adreßbus AB2 zusammen mit dem externen Adreßbus AB ausschlie߬ lich dafür zur Verfügung steht. In der Darstellung gemäß FIG 2 ist zusätzlich zu den aus FIG 1 bereits bekannten Elementen ein bidirektionaler Bustreiber BT als Busschnittstelle vorgesehen. Dieser Bustreiber BT verbindet den externen Datenbus DB mit dem externen Befehlscodebus BCB. Leitungen L verbinden den Bustreiber BT mit dem Mikroprogramm- Speicher MP. Falls es für den Programmablauf notwendig ist, den externen Datenbus DB mit dem externen Befehlscodebus BCB zu verbinden, kann dies durch den Bustreiber BT geschehen. Dazu wird das Mikroprogramm über die Leitungen L den Bustreiber BT aktivieren. Eine solche Maßnahme kann beispielsweise dann sinn¬ voll sein, wenn die Ausführungseinheit AE als Resultat einer Befehlsabarbeitung wieder einen .Befehl generiert hat, der der Ablaufsteuerung AS zugeführt werden soll. Dieser Befehl kann dann über den zweiten internen Datenbus DB2, den externen Daten- bus DB, den aktivierten Bustreiber BT, den externen Befehlscode¬ bus BCB und über den Datenbus DBl an die Ablaufsteuerung AS ge¬ langen.
    [0018] Ein solcher bidirektionaler Bustreiber könnte auch integrierter Bestandteil des Mikroprozessors CPU sein und den ersten internen Datenbus DBl mit dem zweiten internen Datenbus DB2 verbinden. An der beschriebenen Wirkungsweise würde sich dadurch nichts ändern.
    [0019] 3 Patentansprüche 2 Figuren
    权利要求:
    ClaimsPatentansprüche
    1. Datenverarbeitungsanlage, bei der ein Befehlsspeicher und ein Datenspeicher über einen externen Adreßbus und über einen exter- nen Datenbus mit einem Mikroprozessor verbunden sind, wobei der Mikroprozessor eine Ablaufsteuerung und eine Ausführungseinheit, sowie zwei interne Bussysteme beinhaltet und wobei jedes der beiden internen Bussysteme einen Adreßbus und einen Datenbus aufweist, d a d u r c h g e k e n n z e i c h n e t , daß für die Ablaufsteuerung (AS) sowie für die Ausführungseinheit (AE) jeweils ein internes Bussystem der beiden internen Bus¬ systeme (ABI, DBl; AB2, DB2) vorgesehen ist, daß durch die Ab¬ laufsteuerung (AS) über den Adreßbus (ABI) des ersten internen Bussystems ein externer Befehlszählerbus (BZB) gespeist wird', wodurch der Befehlsspeicher (BS) direkt adressierbar ist, daß die Befehlscodes des Befehlsspeichers (BS) über einen externen Befehlscodebus (BCB) und über den Datenbus (DBl) des ersten internen Bussystems direkt in die Ablaufsteuerung (AS) einlesbar sind, daß durch die Ausführungseinheit (AE) über den Adreßbus (AB2) des zweiten internen Bussystems ein externer Adreßzähler- bus (AB) gespeist wird, wodurch der Datenspeicher (DS) direkt adressierbar ist und daß die Daten des Datenspeichers (DS) über einen externen Datenbus (DB) und über den Datenbus (DB2) des zweiten internen Bussystems direkt in die Ausführungseinheit (AE) einlesbar sind.
    2. Datenverarbeitungsanlage nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß zwischen dem externen Datenbus (DB) und dem externen Befehlscodebus (BCB) eine Bus- schnittssteile (BT) vorgesehen ist, die durch die Ablaufsteue¬ rung (AS) steuerbar ist.
    3. Datenverarbeitungsanlage nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß zwischen dem ersten inter- nen Datenbus (DBl) und zwischen dem zweiten internen Datenbus (DB2) eine Busschnittstelle vorgesehen ist, die durch die Ab¬ laufsteuerung (AS) steuerbar ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    EP0055553B1|1988-09-07|Informationsprozessor mit Anfangsladung des Programms
    EP0588472B1|1998-11-25|Personalcomputer mit programmierbaren Schwellwert-Fiforegistern zur Datenübertragung
    EP0106213B1|1987-12-16|Dezentralisiertes Informationsverarbeitungssystem und Verfahren zur Anfangsladung des Programms dafür
    US5301279A|1994-04-05|Apparatus for conditioning priority arbitration
    JP2571067B2|1997-01-16|バスマスタ
    US6175247B1|2001-01-16|Context switchable field programmable gate array with public-private addressable sharing of intermediate data
    US5951685A|1999-09-14|Computer system with system ROM including serial-access PROM coupled to an auto-configuring memory controller and method of shadowing BIOS code from PROM
    US5794067A|1998-08-11|Digital signal processing device
    US6513091B1|2003-01-28|Data routing using status-response signals
    US5603011A|1997-02-11|Selective shadowing and paging in computer memory systems
    DE4222043C1|1993-07-22|
    US6820187B2|2004-11-16|Multiprocessor system and control method thereof
    US4141067A|1979-02-20|Multiprocessor system with cache memory
    EP0073710B1|1989-02-08|Datenübertragungsnetz
    US5519842A|1996-05-21|Method and apparatus for performing unaligned little endian and big endian data accesses in a processing system
    US3938098A|1976-02-10|Input/output connection arrangement for microprogrammable computer
    US4706191A|1987-11-10|Local store for scientific vector processor
    CA1324835C|1993-11-30|Modular crossbar interconnection network for data transaction between system units in a multi-processor system
    JP3234734B2|2001-12-04|複数のオンチップメモリバスを備えたデータ処理装置
    US4942519A|1990-07-17|Coprocessor having a slave processor capable of checking address mapping
    EP1161729B1|2004-05-12|Hochgeschwindigkeits-prozessorsystem, verfahren zu dessen verwendung und aufzeichnungsmedium
    US4821185A|1989-04-11|I/O interface system using plural buffers sized smaller than non-overlapping contiguous computer memory portions dedicated to each buffer
    US4648034A|1987-03-03|Busy signal interface between master and slave processors in a computer system
    US4698746A|1987-10-06|Multiprocessor communication method and apparatus
    US4003028A|1977-01-11|Interrupt circuitry for microprocessor chip
    同族专利:
    公开号 | 公开日
    DE3723754A1|1989-01-26|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1989-01-26| AK| Designated states|Kind code of ref document: A1 Designated state(s): JP US |
    1989-01-26| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB IT LU NL SE |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]